半導体先端プロセス

今日のいろいろな技術の進歩は、私達の生活をより豊かにしてきてくれました。その中でも鍵となるのは、やはりLSIの存在ではないでしょうか。ここでは、LSIを進化させてきた先端プロセスの微細化の経緯と、今後について触れてみたいと思います。

●　微細化の現状と直面する課題

デジタルカメラや携帯電話、洗濯機といった家電製品から自動車に至るまで、私達の身の回りのあらゆるところで、多くのLSIが活躍しています。今後訪れるユビキタスネット社会においては、安心や安全、生活環境や楽しさ・快適さなどを実現する為にもその重要性は増すばかりです。そしてこれら多くの要求を可能にしているのは、LSIの微細化による、高集積化、高性能化、システムの多様化の実現によるところが大きいのです。

これまで微細化は、Gordon Moore氏が経験則として1965年に提唱した「ムーアの法則」に従って18ヶ月ごとに集積度が倍増してきており、高機能化、高速化、低消費電力が進むと共に、高集積化・小型化されてコストも低下してきました。

私達デバイスメーカも、国際半導体技術ロードマップ（ITRS）や独立行政法人新エネルギー・産業技術総合開発機構（NEDO）主導の産学官連携で作成した技術ロードマップを指標としてプロセス及び先端技術の開発を行ってきました。しかしその手法はトランジスタの基本的構造は変えない、デバイス寸法のシュリンクといったものでした。

ここに来て、いよいよその法則が当てはまらなくなる時代がやって来ています。従来技術の延長ではこれ以上の微細化はできないという限界が見えてきているのです。それは、絶縁膜などを流れるリーク電流の影響を強く受ける消費電力の問題です。トランジスタのソース・ドレイン間のゲート長が短くなるにつれ、ゲート絶縁膜の厚さも薄くなってくるため、リーク電流は増える傾向にあります。その結果、消費電力はこれまでは支配的だったダイナミックパワー（クロック動作時の配線容量などの充放電による消費）よりも、リークパワー（動作時・待機時に関わらず消費）の割合が大きくなってしまうのです。

製造プロセスでも同様、大きな課題が立ちはだかっています。従来技術の延長による光リソグラフィ（半導体露光）では、KrF・ArFなどのエキシマレーザを光源としてきましたが、光の波長により決まる解像度が限界に達しています。これを克服するには新たな技術が必要になりますが、そのコストの増大もまた大きな問題となっています。

●　More MooreとMore than Moore、Beyond CMOS

今後の微細化においてやらなければならないことは、トランジスタ構造そのものを見直すことや、Cu配線そのものの抵抗増大や電流密度増大による信頼性の確保、配線遅延の増大などの配線部分に関することなどがあります。また、製造プロセスではマスク技術・レジスト材料を含んだ新たなリソグラフィ技術の開発が求められています。

ITRS 2007では、デバイス寸法の縮小(幾何学的スケーリング)から、更に進んでリソグラフィ技術の見直しによる物理的寸法の縮小による高集積化（More Moore）と、新構造・新概念によって等価的に縮小を進める（Beyond CMOS）ことが提唱されています。

More Mooreについて当面（32nmあたりまで）は、光リソグラフィの延命が有力視されています。それ以降は新たなリソグラフィシステムにおける露光プロセスが必要になるとされていますが、まだ課題も多くさらなる研究開発が必要となっています。
Beyond CMOSは、カーボン・ナノチューブ・トランジスタ、スピン機能トランジスタ、単電子トランジスタ等、色々な新デバイスが研究されています。

また、CMOSデジタル回路にMooreの法則に従わないRF回路、センサー、アクチュエータといったアナログ回路を付加し、CMOSだけでは実現できなかった新たな機能を実現する新型デバイス（More than Moore)も提唱されています。これは微細化とは別の次元のアプローチですが、今後、CMOSの機能・性能を高めていく上で重要となってくるでしょう。

●　微細化の限界は？

一方、微細化はどこまで進むのでしょうか？いくらなんでも原子の大きさ以下に小さくなることはないでしょう。仮に、その大きさまで微細化できた場合、原子１個分のバラツキは相当大きな影響があります。しかし今、論じられている技術的な限界の問題としては、そもそも、どんなに微細化を進めてもオン電流が増えないことや、オフ電流が増えていくこと、寄生容量の影響などでゲート容量が減少すること、などが挙げられています。その結果、最小寸法は5〜10nmまでしか到達しないだろうと言われています。しかもその時期は2020年頃と予測されており、徐々にその時は近づいています。

これを克服するためには、従来CMOSと異なる構造・動作のデバイス実現に向けた材料として、ナノブリッジやカーボンナノチューブ（CNT）、炭素の単原子シートであるグラフェン材料をトランジスタや配線に応用するなどの研究が進められています。また、次世代リソグラフィでは、極端紫外線（EUV）の実用化も進められています。

●　ＮＥＣエレクトロニクスでは・・・

ＮＥＣエレクトロニクスでは2005年度に65nmの開発を完了後、High-ｋ絶縁膜・多層配線技術や液浸露光装置などの導入により、高速動作・低消費電力化を実現した55nmの実用化に世界で初めて成功しました。今後、40nm、32nmなど次世代デバイスへと進んでまいります。(参考：先端プロセス技術)

また、微細化限界を超えるためには、産学官連携の研究開発も重要度を増してきております。ＮＥＣエレクトロニクスも、国家プロジェクトや大学との連携により研究開発を進めています。

●　ＮＥＣマイクロシステムでは・・・

弊社の基盤開発部門では、ＮＥＣエレクトロニクスの先端プロセス開発に協力しながらライブラリなどの設計基盤をはじめ、高付加価値アナログコア、高機能IPコアなど、LSIの設計開発に必要な設計環境を整備しております。SoCやマイコンなど設計開発部門ではこれを使用して、冒頭で述べました身の回りのあらゆる製品で活躍しているLSIの設計開発を通して社会に貢献しております。

以上

コラムトップへ